#### PROGRAMMABLE CIRCUIT AND RELATED COMPUTING MACHINE AND METHOD

Publication number: KR20050086424 (A)

Publication date: 2005-08-30

RAPP JOHN W [US]; JACKSON LARRY [US]; JONES Inventor(s):

MARK [US]. CHÉRASARO TROY [US]

Applicant(s): LOCKHEED CORP (US)

Classifications

G06F9/30; G06F9/38; G06F9/445; G06F9/46; G06F15/76; G06F9/30; G06F9/38; G06F9/445; G06F9/46; G06F15/76; - international:

(IPC1-7): G06F9/445

G06F9/38S4 - European:

Application number: KR20057007751 20050430

Priority number(s): US20030683929 20031009; US20030683932 20031009;

US20030684053 20031009; US20030684057 20031009; US20030684102 20031009; US20020422503P 20021031

Abstract not available for KR 20050086424 (A)

Abstract of corresponding document, WO 2004042560 (A2)

A peer-vector machine includes a host processor and a hardwired pipeline accelerator. The host processor executes a program, and, in response to the program, generates host data, and the pipeline accelerator generates pipeline data from the host data. Alternatively, the pipeline accelerator generates the pipeline data, and the host processor generates the host data from the pipeline data. Because the peer-vector machine includes both a processor and a pipeline accelerator, it can often process data more efficiently than a machine that includes only processors or only accelerators. For example, one can design the peer-vector machine so that the host processor performs decisionmaking and non-mathematically intensive operations and the accelerator performs non-decisionmaking and mathematically intensive operations.; By shifting the mathematically intensive operations to the accelerator, the peer-vector machine often can, for a given clock frequency, process data at a speed that surpasses the speed at which a processor-only machine can process the data.

Data supplied from the esp@cenet database -- Worldwide

Also published as:

WO2004042560 (A2)

WO2004042560 (A3)

📆 WO2004042574 (A2) WO2004042574 (A3)

📆 WO2004042569 (A2)

more 22

#### KOREAN PATENT ABSTRACTS

(11) Publication number:

1020050086424 A

(43) Date of publication of

30.08.2005

(21) Application 1020057007751

number:

(22) Date of filing:

30.04.2005

(30) Priority:

2003 683929 US 09.10.2003

(51) Int. Cl: G06F 9/445 (2006.01);

(71) Applicant:

application:

LOCKHEED MARTIN CORPORATION


(72) Inventor: RAPP JOHN W. JACKSON LARRY

JONES MARK CHERASARO TROY

# (54) PROGRAMMABLE CIRCUIT AND RELATED COMPUTING MACHINE AND METHOD

#### (\$7) Abstract:

A programmable circuit receives configuration data from an external source, stores the firmware in a memory, and then downloads the firmware from the memory. Such a programmable circuit allows a system, such as a computing machine, to modify the programmable circuit's configuration, thus eliminating the need for manually reprogramming the configuration memory. For example, if the programmable circuit is an FPGA that is part of a pipeline accelerator, a processor coupled to the accelerator can modify the configuration of the FPGA. More specifically, the processor retrieves from a configuration registry firmware that represents the modified configuration, and sends the firmware to the FPGA, which then stores the firmware in a memory such as an electrically erasable and programmable read-only memory (EEPROM). Next, the FPGA downloads the firmware from the memory into its configuration registers, and thus reconfigures itself to have the modified configuration.



© KIPO & WIPO 2007

This Facsimile First Page has been artificially created from the Korean Patent Abstracts CD Rom

# (19)대한민국특허청(KR) (12) 공개특허공보(A)

(51) *	Int.	CI.7
GO	6F 9	/445

(11) 子州번호 10-2005-0086424

G06F 9/445		(	43) 공개일자	2005년08월30일	
(21) 출원먼호 (22) 출원일자 번역문 제출일자	10-2005-7007751 2005년04월30일 2005년04월30일				
(86) 국제출인번호	PCT/US2003/034556	(	87) 국제공계번호	WO 2004/042569	
국제총원일자	2003/10월31월		국제공개일자	2004년05월21일	
(30) 우선권주장	1.0/683,929	2003년10월099	(1) Fig. (1)	S)	
	10/683,932	2003년10월099	원 변국(U	S)	
	10/684,053	2003년10월099	를 비국(U	S)	
	10/684,057	2003년10월099	) 비탁(U	S)	
	10/684,102	2003년10월099	) 의학(U	S)	
	60/422,503	5005/410/8318	원 비록(U:	S)	
(71) 총원인	等荷兰 中見 至差額の社				
	미국 비지니아주 20110,	마나사스, 공원 드리	라이보 9500, 메일	도톰 043, 항당 400	
72) 발명차	樓, 卷 可養养				
	미국 버지니아 20110. 배나사스, 리버 크레스트 로드 9350 잭슨, 레리				
	미국 버지니아 20112, 메나사스 크레스트북 드라이브 13093 존, 마크				
	 미국 바지니아 20120, 센트계월, 오크메이 품레이스 15342 케라사트, 트로이				
	미국 의지니아 22701. 캠페퍼, 계스트랑 코트 1524				
(74) 데리인	전성성				
	영주석				
회사원구 : 현송					

## (54) 프로그램가능한 회로 및 관련 컴퓨팅 머신 및 방법

.g. %}

프로그램가능한 최로는 최무 소스트부터 구성 데이터를 수신하고, 메모리에 휠웨어를 저장하고, 생기 뵘웨어를 상기 메모리로부터 다운로드 한다. 이러한 프로그램가능한 최로는 컴퓨팅 머신 등의 시스템으로 하여급 상기 프로그램가능한 최로의 구성을 수정할 수 있게 하여 구성 메모리를 수동으로 제프로그래밍하는 필요를 없애준다. 예를 들어, 만일 상기 프로그램가능한 최로가 파이프라인 가축기의 일부인 FPGA라면, 상기 가축기와 절합되어 있는 프로세서는 FPGA의 구성을 수정할 수 있다. 보다 특별하게는, 프로세서는 구성 테지스트리로부터 상기 수정된 구성을 나타내는 웹웨어를 검색하고, 그림웨어를 FPGA로 전송한 다음, 이 펌웨어를 전기적으로 지율 수 있고 프로그램가능한 판독-전용 메모리(EEPROM)와 같은 메모리에 저장한다. 다음으로, FPGA는 상기 뵘웨어를 상기 메모리로부터 그의 구성 레지스트리로 다운트드하여 상기 수정된 구성을 갖도록 자기 자신을 제구성한다.

CHARLE.

X 3

생인이

프로그램가능한 최로, FPGA

병세사

기송분야

(유선관 주장)

본 출원은 참고문인으로서 통합되는 2002년 10월 31일 출원된 미국 가출원 제60/422,503호의 무선권을 주장한다.

(圣程文상 隐性增養 序段程)

본 출원은 발명의 명칭이 "향상된 컴퓨팅 아키텍처 및 관련 시스템 및 방법"인 미국 특히출원 제10/684,102호, 발명의 명칭이 "향상된 컴퓨팅 아키텍처를 가지는 컴퓨팅 머신 및 관련 시스템 및 방법"인 미국 특허출원 제 10/684,053호, 발명의 명칭이 "향상된 컴퓨팅 아키텍처를 위한 과이프라인 가속기 및 관련 시스템 및 방법"인 미국 특허출원 제10/683,929호, 및 발명의 명칭이 "다중 과이프라인 유닛을 가지는 과이프라인 가속기 및 관련 컴퓨팅 머신 및 방법"인 미국 특히출원 제 10/684,932호와 관련이 되어 있으며, 상기 미국 특허출원 발명은 모두 2003년 10월 9일 동일한 권리자에 의해 출원되 었으며, 본 명세서에 참고문헌으로 통합된다.

폐정기송

상대적으로 짧은 시간에서 상대적으로 대용량의 데이터를 처리하기 위한 일반적인 컴퓨팅 아기택적(computing architecture)에는 부하를 분배하는 다중 상호점속 프로세서(multiple interconnected processor)가 포함되어 있다. 처리부하를 분배함으로써, 이를 다중 프로세서들은 주어진 물목 주과수에서 하나의 프로세서가 할 수 있는 것 보다 더욱 빨리데이터를 처리할 수 있다. 예를 들어, 프로세서 각각은 데이터의 일부를 처리 하거나 또는 처리되는 알고리즘 일부를 실행할 수 있다.

도 1은 다중-프로젝어 아기택처를 갖는 종례의 컴퓨팅 미신(computing machine)(10)의 계략적인 불목 다이어그램이다. 미신(10)에는 마스터 프로젝어(12) 및 버스(16)를 통해 상기 마스터 프로젝어와 상호 통신을 하는 코프로젝어(14-14,), 원격 장치(도 1에는 도시하지 않음)로부터 원 테이터(raw data)를 수신하는 입력 포트(18), 및 처리된 데이터를 상기 원격 소스로 제공하는 출력 포트(20)가 포함되어 있다. 상기 머신(10)에는 또한 마스터 프로젝어(12)용 메모리(24), 코프로젝어 (14-14,)용 메모리(24-24,), 및 상기 버스(16)를 통해 마스터 프로젝어와 코프로젝어가 공유하는 메모리(26)도 포함되어 있다. 메모리(22)는 마스터 프로젝어(12)를 위한 프로그램 및 작업 메모리 모두의 역할을 하고, 메모리(24-24,) 자각은 코프로젝어(14-14,) 작각을 위한 프로그램 및 작업 메모리 모두의 역할을 하고, 메모리(26)는 마스터 프로젝어 (12)와 코프로젝어(14)가 그들 사이의 테이터를 포트(18 및 20)을 통해 각각 원격 장치로/장치로부터 전달할 수 있게 해준다. 마스터 프로젝어(12) 및 코프로젝어(14)는 또한 머신(10)이 원 테이터를 처리하는 속도를 제어하는 공통의 불목 신호를 수심하기도 한다.

일반적으로, 컴퓨팅 미선(10)은 마스티 프로세서(12)와 코프로세서(14) 간의 원 데이터 처리를 효과적으로 분배한다. 소나 어래어(sonar array)와 같은 원격 소스(도 1에는 도시하지 않음)는 포트(18)를 통해 원 데이터를 상기 원 데이터를 위한 선임선물(PIPO) 버터(도시하지 않음)로서 작동하는 공유 메모리(26)의 임무에 로드한다. 마스터 프로세서(12)는 머스(16)를 통해 메모리(16)로부터 원 데이터를 검색하고, 마스터 프로세서와 코프로세서(14)가 상기 원 데이터를 처리하고, 미스(16)를 통해 필요한 만큼 그들사이에서 데이터를 전달한다. 마스터 프로세서(12)는 거리된 데이터를 공유 메모리(26)에 장의되어 있는 다른 FIFO 비퍼(도시하지 않음)에 로드하고, 원객 소스가 포트(20)를 통해 이 FIFO 로부터 상기 처리된 데이터를 검색한다.

다른 연산의 예에서, 컴퓨팅 미선(10)은 원 테이터를 처리하는데 낮이서 상기 원 테이터상에서 각각의 연산에 n+ 1을 순 차적으로 수행하여 처리하는데, 이 연산은 페스트 푸리에 변환(FFT)과 같은 처리 알고리즘을 함께 구성한다. 보다 특별하게는, 미선(10)은 마스터 프로세서(12)와 코프로세서(14)로부터 테이터-처리 과이프라인을 형성한다. 푸어진 뿔폭 신호리주과수를 위해, 그러한 과이프라인은 종종 미선(10)이 하나의 프로세서만 가지는 미신보다 더욱 빠르게 원 테이터를 처리할 수 있게 한다.

메모리(26)내의 원-테이터 FIFO(도시하지 않음)로부터 원 데이터를 검색한 후, 마스터 프로세서(12)는 삼각 함수와 같은 제1 연산을 상기 원 데이터상에 수행한다. 이 연산은 프로세서(12)가 메모리(26) 내부에 정의된 제1-결과 FIFO(도시하지 않음)내에 저장하는 첫번째 결과를 산출해 낸다. 일반적으로, 프로세서(12)는 메모리(12) 내에 저장된 프로그램을 수행하며, 그 프로그램의 제어하에 상기 설명된 연산물을 수행한다. 프로세서(12)는 또한 메모리(22)를 작업 메모리로 사용하여 프로세서가 상기 제1 연산의 중간 시간에 발생하는 데이터를 일시적으로 지장하기도 한다.

다음으로, 상기 메모리(26)내의 제1-결과 FIFO(도시하지 않음)로부터 첫번째 결과를 검색한 후, 코프로세서(14)는 로그 함수의 같은 두번째 연산을 상기 첫번째 결과상에 수행한다. 이 두번째 연산은 코프로세서(14<sub>1</sub>)가 메모리(26) 내부에 정의된 제2-결과 FIFO(도시하지 않음)내에 지장하는 두번째 결과를 산출해 낸다. 일반적으로, 코프로세서(14<sub>1</sub>)는 메모리(24<sub>1</sub>)내에 지장된 프로그램을 수행하며, 그 프로그램의 제어하여 상기 설명된 연산물을 수행한다. 코프로세서(14)는 또한 메모리(24<sub>1</sub>)를 작업 메모리도 사용하여 코프로세서가 상기 제2 연산의 중간 시간에 발생하는 데이터를 일시적으로 지장하기도 한다.

그리고 나서, 코프로세서(24g-24g)는 상기 두번째-(n-1)번째 상에 세번째-n번째 연산을 순차적으로 수행하여 상기 코프로세서(24g)를 위해 상기 설명한 것과 유사한 방법의 결과를 가져온다.

교프로세시(24g)에 의해 수행되는 n번째 연산은 최종 절과, 즉 처리된 데이터를 산출한다. 코프로세서(24g)는 메모리 (26) 내부에 정의된 처리된-테이터 FIFO(도시하지 않음)로 이 처리된 데이터를 로드(load)하고, 원격 장치(도 1에는 도시하지 않음)가 이 PIFO로부터 상기 처리된 데이터를 검색한다.

마스터 프로세서(12)와 코프로세서(14)가 처리 알고리즘의 다른 연산을 동시에 수행하기 때문에, 컴퓨팅 미신(10)은 서로 다른 연산을 순차적으로 수행하는 하나의 프로세서를 갖는 컴퓨팅 머신 보다도 된 데이터를 보다 빨리 처리할 수 있기도 하다. 특히, 하나의 프로세서는 원 데이터의 앞 세트상에 모든 n+1 연산을 수행할 때 까지는 원 데이터의 새로운 세트를 검색할 수 없다. 그러나, 상기 연급한 파이프라인 기술을 이용해서, 마스터 프로세서(12)는 오직 첫번째 연산을 수행한 후 된 데이터의 새로운 세트를 검색할 수 있다. 따라서, 주어진 물목 주파수를 위해, 이 파이프라인 기술은 머신(10)이 된 데이터를 처리하는데 있어서 하나의 프로세서 미신(도 1에는 도시하지 않음)과 비교할 때 대략 n+1 패터 만큼 원 데이터를 처리하는 속도를 증가시킬 수 있다.

선택적으로, 컴퓨팅 머신(10)은 원 데이터상에, FFT 와 같은 처리 알고리즘의 경우에 n+1을 통시에 수행함으로써 병렬로 원 데이터를 처리할 수도 있다. 즉, 알고리즘에 앞서의 실시에에서 상기 언급한 바라 같은 n+1 순자적 연산이 포함되어 있다면, 마스터 프로세서(12)와 코프로세서(14) 각각은 모든 n+1 연산을 원 데이터 각각의 세트상에서 수행한다. 따라서, 주어진 골목 주과수를 위해서는, 상기 설명한 파이프라인 기술과 같이, 이러한 병열-처리 기술은 머신(10)이 하나의 프로 세서 머신(도 1에는 도시하기 않음)과 비교할 때 대략 n+1 백터 만큼 원 데이터 처리 속도를 증가시킬 수 있다.

불행하게도, 비폭 컴퓨팅 어선(10)이 하나의 프로젝서 컴퓨팅 머선(도 1에는 도시하지 않음)보다 빨리 테이터를 처리할 수는 있으나, 머선(10)의 테이터-처리 속도가 중중 프로젝서 활목의 주과수보다 적어지곤 한다. 특히, 컴퓨팅 머신(10)의 테이터-처리 속도는 마스터 프로젝서(12)와 코프로젝서(14)가 테이터를 처리하는데 요구하는 시간에 의해 제반된다. 간략히 하기 위해, 이 속도 제한의 한 예를 마스터 프로젝서(12)를 참고하여 설명하는데, 이 설명은 코프로젝서(14)에도 적용 원을 이해할 수 있을 것이다. 앞에서 설명한 바와 같이, 마스터 프로젝서(12)는 프로젝서를 제어하여 데이터를 원하는 방식으로 조작하도록 제어하는 프로그램을 실행한다. 이 프로그램에는 프로젝서(12)가 실행하는 일련의 명령이 포함되어 있다. 불행하게도, 프로젝서(12)는 일반적으로 하나의 명령을 수행하는데 다중 물목 사이물을 필요로 하는데, 증종 다중 명령을 수행하여 데이터의 하나의 값을 처리해야 한다. 예를 들어, 프로젝서(12)가 제1 데이터 값(A)(도시하지 않음)과 제2 테이터 값(B)(도시하지 않음)을 곱하는 점우를 가정한다. 제1 물목 사이물 동안, 프로젝서(12)는 메모리(22)로부터 여러게의 명령을 검색한다. 제2 및 제3 물목 사이물 동안, 프로젝서(12)는 메모리(22)로부터 여러게 의 명령을 검색한다. 제2 및 제3 물목 사이물 동안, 프로젝서(12)는 메모리(22)로부터 지와 B를 각각 검색한다. 제4 물목 사이물 동안, 프로젝서(12)는 A와 B를 급하고, 제5 물목 사이물 동안, 그 결과물을 메모리(22 또는 26)에 저장하거나 또는

그 결과물을 원격 장치(도시하지 않음)로 제공한다. 이것은 최선의 시나리오인에, 그 이유는 많은 경우에서, 프로세서(12)는 카운터를 초기화(initializing) 및 닫는(closing) 경우와 같이 오버해드 테스크(overhead task)를 위한 추가의 물목 사이물을 요구하기 때문이다. 그러므로, 프로세서(12)는 A와 B를 처리하기 위해서는 5개의 물목 사이물, 또는 데이터 값 당 평균 2.5개의 물목 사이물을 필요로 한다.

따라서, 컴퓨팅 여신(10)이 테이터를 처리하는 속도는 종종 마스터 프로세서(12) 및 코프로세서(14)를 구동하는 물목의 주파수보다 크게 낮아지곤 한다. 예를 들어, 프로세서(12)가 1.0 기가례표쪼(GHz)에서 물목되지만 테이터 값 당 평균 2.5 물목 사이물을 요구한다면, 유효 테이터-처리 속도는 (1.0GHz)/2.5=4GHz 가 될 것이다. 이 유효 데이터-처리 속도는 종 존당 연산 단위로 목정되곤 한다. 그러므로, 1.0GHz 의 물목 속도를 위해서는, 프로세서(12)는 초당 0.4 기가연산(Gops)의 테이터-처리 속도로 데이트(rate)되어야 한다.

도 2는 프로세서가 주어진 물목 주파수 및 종종 파이프라인이 물목되는 테이트와 거의 동일한 테이트에서 할 수 있는 것보다 더 빠른 일반적인 데이터를 처리할 수 있는 하드와이어드(bardwired) 데이터 파이프라인(30)의 불력 다이어그램이다. 파이프라인(30)에는 작각 실행 프로그램 명령 없이 각각의 데이터상의 개발적 연산을 각각 수행하는 연산자 최로 (32<sub>1</sub>-32<sub>8</sub>)가 포함되어 있다. 즉, 원하는 연산이 최로(32)로 "먼 되는(burned in)" 것으로 프로그램 명령 없이도 자동적으로 연산을 실행하는 것이다. 실행 프로그램 명령과 관련된 오버에드를 제어함으로써, 파이프라인(30)은 종종 주어진 물목 주파수를 위해 할 수 있는 것보다 더 많은 연산을 수행할 수 있다.

· 예를 들어, 파이프라인(30)은 프로세셔가 주어진 콜록 주파수를 위해 할 수 있는 것 보다 더 빠른 다음과 같은 수식을 풀 수 있다.

$$Y(X_k) = (5X_k + 3)2^{xk}$$

여기서, Xk는 일련의 원 데이터 값을 나타낸다. 이 예에서, 연산자 회로(32<sub>1</sub>)는 5Xk 등 계산하는 꼽센기이고, 회로(32<sub>2</sub>)는 5Xk + 3 을 계산하는 가산기이며, 회로(32<sub>0</sub>)(n=3)는 (5Xk + 3)2<sup>xk</sup> 를 계산하는 꼽센기이다.

제1 물목 사이를 k=1 동안, 회로(32,)는 데이터 값(X,)을 수신하고 여기에 5를 곱해 5X, 을 발생한다.

제2 월쪽 사이를 k=2 동안, 회로(32g)는 최로(32g)로부터  $5X_1$ 을 수신하고, 3을 더해서  $5X_1$  + 3을 발생한다. 또한, 상기 제2 물쪽 사이를 동안, 최로(32g)는  $5X_2$ 를 발생한다.

제3 물목 사이를 k=3 동안, 최로(3 $2_3$ )는 최로(3 $2_2$ )로부터  $5X_1+3$  을 수신하고,  $2^{\times 1}$  (x1 만큼 유효하게  $5X_1+3$  원촉 시프트)를 꼽하여 첫번째 결과( $5X_1+3$ ) $2^{\times 1}$  을 발생한다. 또한, 제3 물목 사이를 동안, 최로(3 $2_1$ )는  $5X_3$  를 발생하고 최로 (3 $2_2$ )는  $5X_2+3$  을 발생한다.

파이프라인(30)은 이리한 방식으로 모든 원 데이터 값이 처리될 때 까지 연속적인 원 데이터 값(X<sub>c</sub>)을 계속 처리한다.

따라서, 원 데이터 값(X<sub>1</sub>)을 수신한 후 두 개의 활폭 사이톨의 지연 - 이 지연을 파이프라인(30)의 레이턴시(latency)라고 부르곤 함 - 상기 파이프라인은 결과 (5X<sub>1</sub> + 3)2<sup>N</sup> 을 발생하고, 그 후에 하나의 결과 - 예를 들어, (5X<sub>2</sub>+3)2<sup>N2</sup>, (5X<sub>3</sub>+3)2<sup>N3</sup>,...5X<sub>6</sub>+3)2<sup>N3</sup>, 를 각각의 물목 사이물을 발생한다.

상기 레이턴시를 무시하면, 파이프라인(30)은 물목 속도와 동일한 테이터~처리 속도를 갖는다. 비교를 하면, 마스터 프로 세서(12)와 코프로세서(14)가 상기 에에서와 같은 물목 속도의 ().4배의 테이터~처리 속도를 갖는다고 가정하면, 파이프라 인(30)은 주어진 물목 속도를 위해 컴퓨팅 머신(10)(도 1)보다 2.5배 빨리 테이터를 처리할 수 있다.

도 2를 계속 참조하면, 설계자는 파이프라인(30)을 필드-프로그램가능한 케이트 어테이(FPGA)와 같은 프로그램가능한 로리 IC(PLIC)에서 수행하도록 선택하기도 하는데, 그 이유는 PLIC 는 주문형 반도체(ASIC)보다 나온 디자인 및 변형 유용성 가진다. PLIC 내무에서 하드와이어도 접속을 구성하기 위해서는, 설계자는 단시 PLIC 내무에 배치된 상호점속-구성 테지스터를 미리 결정된 이건 상태(binary state)로 설정하기만 하면 된다. 이들 이건 상태 모두의 조합을 "편웨어(firmware)"라고 부르곤 한다. 일반적으로, 설계자는 이 원웨어를 PLIC 와 결합된 비휘방성 메로리(도 2에 도시하지 않음)에 표드한다. 누군가가 PLIC 를 "케면(turn on)", PLIC는 상기 메로리로부터 원웨어를 상기상호점속-구조 레지스터로 다운로드한다. 그러므로, PLIC 의 기능을 변경시키기 위해서는, 설계자는 단지 원웨어를 수정하면 되고 PLIC 로 하여를 그 수정된 원웨어를 상호점속-구조 레지스터로 다운로드하게 하면 된다. 이것은 단지 원웨어를 수정하는 것에 의해 PLIC를 수정할 수 있다는 것은 시제품화 단계 동안 및 "필드 내에서" 과이프라인(30)의 업그레이트를 위해 특히 유용하다.

불행하게도, 하드와이어드 파이프라인(30)은 중요한 결정 형성, 특히 내포된 결정 형성(nested decision making)을 필요로 하는 알고리즘을 실행하는데 최선의 선택이 되지 못한다. 프로세서는 비교가능한 길이의 연산 명령(예를 들어, "A+B")를 실행할 수 있는 정도로 거의 빠르게 일반적으로 내포된-결정-형성 명령(예를 들어, "A이면 B를 행하고, 그렇지 않고 C이면 D를 행하고, ... 그렇지 않으면 n" 피 같은 내포된 조건 명령)를 실행할 수 있다. 그러나, 비득 파이프라인(30)이 상대적으로 간단한 결정(예를 들어, "A>B?")을 유효하게 구성할 수 있어도, 일반적으로 내포된 결정(예를 들어, "A이면 B를 행하고, 그렇지 않고 C이면 D를 행하고, ... 그렇지 않고 n")을 프로세서가 할 수 있는 것 만큼 유효하게 실행할 수 없다. 이러한 비효율성의 한 이유는 파이프라인(30)은 온-보드 메모리(on-board memory)가 거의 없어서 외부 작업/프로그램 메모리(도시하지 않음)를 액세스 할 필요가 있기 때문이다. 그리고, 비록 그러한 내포된 결정을 실행하기 위해 파이프라인(30)을 디자인할 수 있다 하여도, 요구되는 최로의 크기와 복잡성은 품종 설계를 불가능하게 만드는데, 특히 여러게의 서로 다른 내포된 결정을 포함하는 알고리즘인 경우 그러하다.

- 따라서, 프로세서는 중요한 결정 형성을 요구하는 애플리케이션 내에서 종종 사용되며, 하드와이어드 파이프라인은 결정 형성이 거의 없는 또는 전혀 없는 "수치처리(number crunching)" 애플리케이션으로 재현되곤 한다.

더욱이, 아래에 설명한 바와 같이, 또 2의 콰이프라인(30)과 같은 하드와이어드 콰이프라인, 목히 여러개의 PLIC를 포함 하는 콰이프라인(30)을 설계/수정하는 것 보다는 도 1의 컴퓨팅 미신(10)과 같은 프로세서~기반 컴퓨팅 미신을 설계/수정 하는 것이 훨씬 쉽다.

프로세서와 그 주변장치를(예를 들어, 메모리)과 같은 컴퓨팅 구성요소들은 일반적으로 이 구성요소들의 상호접속을 촉 진하여 프로세서~기반 컴퓨팅 머신을 형성하기 위한 산업~표준 통신 인터페이스를 포함한다.

목히, 표준 통실 인터페이스에는 두 개의 계층(laver)이 포함되는데, 물리 계층과 서비스 계층이다.

물리 계층에는 최로 및 이 최로의 연산 파라메터 및 통신 인터페이스를 행성하는 대응 최로 상호접속이 포함되어 있다. 예를 들어, 물리 계층에는 구성요소를 버스와 인질하는 편, 이 핀으로부터 데이터를 레치(latch)하는 비괴, 이 핀상에서 신호를 구동시키는 구동기, 및 입력 데이터 신호로부터 데이터를 복구하고 상기 데이터 신호 또는 외부 물목 신호로부터 물목 신호를 복구하는 최로가 포함되어 있다. 상기 연산 파라메터에는 상기 편이 수선하는 데이터 신호의 허용가능한 전압 범위, 데이터를 기록 및 판독하는 신호 타이팅, 및 지지된 연산 모드(예를 들어, 버스트 모드, 페이지 모드)가 포함되어 있다. 종래의 물리 계층에는 트랜지스터-트랜지스터 논리(TTL) 및 햄버스(RAMBUS)가 포함된다.

서비스 계층에는 컴퓨팅 구성요소가 테이터를 전송하는 프로토콜이 포함된다. 이 프로토콜은 데이터의 포맷 및 상기 구성요소가 포멘된 데이터를 송수신하는 방식을 정의한다. 증례의 통신 프로토콜에는 파일-전송 프로토콜(FTP) 및 전송 제이 프로토콜/인터넷 프로토콜(TIP/IP)이 포함된다.

따라서, 산업-표준 통신 면터페이스를 갖는 계조자 및 다른 일반적인 설계 컴퓨팅 구성요소들로 면해서, 그러한 구성요소 소의 인터페이스를 일반적인 설계로 할 수 있고 이것을 상대적으로 적은 노력으로 다른 컴퓨팅 구성요소들과 상호점속시 집 수 있다. 이것은 설계자에게 대부분의 시간을 컴퓨팅 미신의 다른 부분들을 설계하는데 소비하게 만들고, 구성요소들을 추가하거나 없에는 것을 통해 미신을 쉽게 수정할 수 있게 한다.

산업-표준 통신 인터페이스를 지원하는 컴퓨팅 구성요소를 설계하는 것은 설계 라이브리디(design library)로부터 현존 하는 물리-계층 설계를 사용하여 설계 시간을 철악하게 해 준다. 이것은 또한 구성요소물은 제고품인 컴퓨팅 구성요소물 과 쉽게 접속할 수 있게 해주기도 한다.

공통의 산업-표준 통신 인터페이스를 지원하는 컴퓨팅 구성요소를 사용하여 컴퓨팅 머신을 설계하는 것은 설계자로 하여 대전 시간과 노력을 중여주면서 구성요소들을 상호접속할 수 있게 해 준다. 이를 구성요소들이 공통의 인터페이스를 지원하기 때문에, 설계자는 설계 노력을 거의 들어지 않고 시스템 버스를 통해 이들을 상호 접속할 수 있다. 지원되는 인터페이스가 산업 표준이기 때문에, 설계자는 머신을 쉽게 수정할 수 있다. 예를 들어, 설계자는 다른 구성요소 및 주변장치들을 미신에 추가하여 시스템 설계를 발전시켜 나갈 수 있으며, 또는 차세대 구성요소들을 쉽게 추가/설계하여 기술 발전을 이불 수 있다. 더욱이, 구성요소들이 공통의 산업-표준 서비스 계층을 지원하기 때문에, 설계자는 컴퓨팅 머신의 소프트웨어로 대용하는 프로트콜을 실현하는 현존하는 소프트웨어로 등을 합체시킬 수 있다. 따라서, 설계자는 인터페이스 설계가 이미 적절하게 될수적이기 때문에 거의 노력을 들어지 않고 구성요소들을 접속시킬 수 있어서 미신이 특정 기능을 수행하게 하는 미신의 일부(예를 들어, 소프트웨어)를 설계하는 데 주력할 수 있다.

그러나, 불행하게도, 도 2의 파이프라인(30)과 같은 하드와이어드 파이프라인을 형성하는데 사용되는 PLIC 등과 같은 구성요소를 위한 알려진 산업-표준 서비스 계층은 없다.

따라서, 여러개의 PLIC 를 갖는 파이프라인을 설계하기 위해서, 설계자는 "스크레치(scratch)로부터" 설계를 하고 PLIC 간의 통신 인터페이스의 서비스 제충을 디비칭하는데 상당한 시간과 노력을 들여야 한다. 일반적으로, ad hoc 서비스 제충은 PLIC 간에서 전달되는 데이터의 파라메터에 따라 달라진다. 비슷하게, 프로세서와 접속되는 파이프라인을 설계하기 위해서는, 설계자는 파이프라인과 프로세서간의 통신 인터페이스의 서비스 계충을 설계하고 디머강하는데 상당한 시간과 노력을 들어야 한다.

비슷하게, PLIC 을 추가하는 것으로 파이프라인을 수집하기 위해서는, 설계자는 일반적으로 추가된 PLIC와 현재의 PLIC 사이의 통신 인터페이스의 서비스 계층을 설계하고 디버깅하는데 상당한 시간과 노력을 들어게 된다. 그리고, 프로세서를 추가하는 것으로 적류팅 머신을 수정하려면, 또는, 파이프라인을 추가하는 것으로 컴퓨팅 머신을 수정하려면, 설계 자는 파이프라인과 프로세서간의 통신 인터페이스의 서비스 계층을 설계하고 디버깅하는데 상당한 시간과 노력을 들어야 한다.

그려므로, 또 1 및 도 2를 참고하면, 다수의 PLIC를 접속하고 파이프라인과 프로세서의 접속 어려움으로 인해, 설계자는 컴퓨팅 머신을 설계하는 경우 상당한 트레이드오프(tradeoff)에 직면하곤 한다. 예를 들어, 프로세서~기반 컴퓨팅 머신물 가지고는, 설계자는 목급한 결정~형성 가능성을 위한 트레이드 수~크린칭 속도 및 설계/수경 유연성에 접종하게 된다. 반대로, 하드와이어드 과이프라인~기반 컴퓨팅 머신을 가지고는, 설계자는 수~크린칭 속도를 위한 트레이드 목잡성~결정~형성 가능성 및 설계/수경에 집중하게 된다. 더욱이, 다수의 PLIC를 접속하는데의 어려움으로 인해, 소수의 PLIC를 가지는 과이프라인~기반 머신을 설계하는 것이 불가능하기도 하다. 그 결과, 실제적인 과이프라인~기반 미신은 제한된 기능을 갖은 한다. 그리고, 프로세서와 라이프라인을 합성으로 인해서, 하나의 PLIC 이상과 프로세서와의 접속이 불가능하기도 하다. 그 결과, 프로세서와 과이프라인을 합성으로써 얻어지는 이익이 적다.

따라서, 하드와이어드~과이프라인~기반 미신의 수~크런칭 속도를 가지고 프로세서~기반 머신의 결정~형성 가능성을 결합시킬 수 있는 새로운 컴퓨팅 아기택체 요구가 있어 왔다.

W 9 4 4 4 4 4 9 9 9

#### (42.8)

분 발명의 일 실시에에 따르면, 프로그램가능한 회로가 외부 소스로부터 캠웨어를 수신하고, 상기 캠웨어를 메모리에 저 장하고, 그리고 상기 캠웨어를 상기 메모리로부터 다음로드한다.

그러한 프로그램가능한 최로는 컴퓨팅 머신과 같은 시스템으로 하여금 프로그램가능한 최로의 구성을 수정할 수 있게 하여 구성 메모리를 수동으로 재프로그래밍 하는 필요를 잃어준다. 예를 들어, 프로그램가능한 최로가 파이프라인 가속기의 일부인 FPGA 인 경우, 상기 가속기와 결합된 프로세서는 상기 FPGA 의 구성을 수정할 수 있다. 보다 특별하게는, 상기 프로세서는 구성 레지스트리로부터 상기 수정된 구성을 나타내는 평웨어를 검색하고 그 편웨어를 FPGA 로 전송하는데, 상기 펌웨어는 전기적으로 지율수 있는 관목 전용 메모리(EEPROM)과 같은 메모리에 저장된다. 다음으로, FPGA는 상기 필웨어를 상기 메모리로부터 그의 구성 레지스터로 다음로드하여 자기 자신이 상기 수정된 구성을 갖도록 효과적으로 제구 성한다.

도면의 강단한 함께

도 1은 중래의 다중~프로세시 아기텍처를 갖는 컴퓨팅 여신의 불력 다이어그램이고.

도 2는 총레의 하드와이어도 파이프라인의 불력 다이어그램이고.

또 3은 본 발명의 일 실시에에 따른 피어-벡터 아키텍처를 갖는 컴퓨팅 머신의 불력 다이어그램이고.

도 4는 본 발명의 일 실시에에 따른 도 3의 파이프라인 가속기의 파이프라인 유닝의 불력 다이어그램이고,

또 5는 본 발명의 일 실시에에 마른 또 4의 휠웨어 메모리의 논리적 과티셔닝의 다이어그램이고,

도 6은 본 항명의 더 다른 실시계에 따른 도 3의 과이프라인 가속기의 과이프라인 유닛의 불력 다이어그램이다.

생사예

#### (상세한 설명)

도 3은 본 방명의 일 성시에에 따른 피어~빠터 아기택치를 갖는 컴퓨팅 미선(40)의 계략적인 불력 다이어그램이다. 호스 또 프로세서(42)에 추가하여, 상기 괴여~벡터 미신(4())에는 적어도 일부의 테이터 처리를 수행하여 도 1의 컴퓨팅 미신 (10) 내의 코프로세서(14)의 뻥크(bank)를 유효하게 대체하는 파이프라인 가속기(44)가 포함되어 있다. 따라서, 호스트--프로세서(42) 및 가속기(44)(또는 추술할 파이프라인 육넛)는 데이터 백터를 앞뒤로 건송할 수 있는 "피어(peer)" 이다. 가 속기(44)는 프로그램 명령을 실행하지 않으므로, 가속기는 종종 코프로세서의 랭크가 주어진 율목 주파수에서 할 수 있는 정보다 훨씬 빠르게 데이터상의 집중적인 연산을 수학적으로 처리한다. 따라서, 프로세서(42)의 결국-형성 가능성과 가속 기(44)의 수~크린팅 가능성을 결합할으로써, 머신(40)은 동일한 능력을 갖지만, 머신(10)과 같은 종래의 컴퓨팅 머신보다 는 빠르게 데이터를 처리할 수 있다. 또한, 후술하는 바와 같이, 가속기(44)에 상기 호스트 프로세서(42)의 통신 인터페이 스와 호환되는 통신 인터페이스를 제공하는 것은 미신(40)의 설계 및 수정을 용이하게 해 주고, 특히, 프로세서의 통신 인 터페이스가 산업 표준인 경우 그러하다. 상기 가속기(44)는 하나 또는 그 이상의 PLIC가 포함되어 있고, 호스트 프로세서 (42)는 석철한 휠웨어를 이돌 PLIC로 건송함으로써 가속기 내부의 물리적인 상호점속을 하드 구성할 수 있다. 호스트 프 로세서(42)는 피어~백터 미선(40)의 초기화 동안 이 방식으로 가속기(44)를 구성을 할 수 없지만, 아래에서 설명하고 앞서 연장선 발명의 병원이 "COMPUTING MACHINE HAVING IMPROVED COMPUTING ARCHITECTURE AND RELATED SYSTEM AND METHOD\*인 미국 특허총된 제10/684,053호에 설명된 바와 같이 피어-벡터 미신의 통작 통 안 상기 가속기를 제구성할 수 있다. 더욱이, 피어-백터 미선(40)은 후술하는 바와 같은 그리고 앞서 얼굴한 다른 총원들에 서의 다른 장점도 제공한다.

도 3을 계속 참조하면, 호스트 프로세서(42) 및 파이프라인 가속기(44)에 추가하여, 피어-벡터 컴퓨팅 먹신(40)에는 프로세서 메모리(46), 인터페이스 메모리(48), 파이프라인 버스(50), 하나 또는 그 이상의 메모리(52), 선택적인 원-테이터 업력 포트(54), 처리된-테이터 술력 포트(58), 선택적인 라우터(61) 및 테스트 버스(63)가 포함되어 있다.

호스트 프로세서(42)에는 처리 유닛(62) 및 메시지 처리기(64)가 포함되어 있으며, 프로세서 메모리(46)에는 처리-유닛 메모리(66) 및 처리기 메모리(68)을 포함하는데, 각각 프로세서 유닛 및 메시지 처리기를 위한 프로그램 및 작업 메모리 모두의 역할을 한다. 프로세서 메모리(46)에는 가속기-구성 레지스트리(70) 및 메시지-구성 레지스트리(72)도 포함되어 있는데, 이름은 각각 호스트 프로세서(42)로 하여를 가속기(44)의 기능 및 메시지 처리기(64)가 송수신하는 메시지의 포멧을 구성하도록 하는 웹웨어 및 구성 데이터를 저장하고 있다.

가속기(44) 및 메시지 처리기(64)의 구성은 앞서 인급한 발명의 명칭이 "COMPUTING MACHINE HAVING IMPROVED COMPUTING ARCHITECTURE AND RELATED SYSTEM AND METHOD" 인 미국 특허출된 제10/684,053호에 더 설명되어 있고, 가속기(44)의 구성은 또 6을 참고하여 아래에 더 설명된다.

파이프라인 가속기(44)는 적어도 하나의 PLIC(도 4)에 배치되어 있고 프로그램 명령을 실행하지 않고 각각의 데이티를 처리하는 하드와이어드 파이프라인(74<sub>1</sub>-74<sub>8</sub>)을 포함하고 있다. 상기 펌웨어 메모리(74)는 가속기(44)을 위해 상기 펌웨어를 지장한다. 보다 폭별하게는, 상기 펌웨어 메모리(74)는 도 4 내지 도 6을 참고하여 아래에 더 설명하는 바와 같이 가속기(44)을 포함하는 PLIC을 위해 상기 펌웨어를 지장한다. 선택적으로, 상기 가속기(44)는 적어도 하나의 ASIC 에 배치될 수 있으며, 따라서, 일단 ASIC가 형성되면 구성할 수 있는 내부 상호점속을 갖는다. 가속기(44)제 PLIC 가 포함되지 않

는 이 대안에서, 미선(40)에서 뵘훼이 메모리(52)를 생탁할 수 있다. 또한, 비록 가속기(44)가 다중 파이프라인(74<sub>1</sub>-74<sub>6</sub>)을 포함하는 것으로 도시되어 있으나. 오직 하나의 파이프라인만 포함할 수 있다. 또한, 비록 도시하지는 않았지만, 가속기(44)에는 디지털-신호 처리기(DSP)와 같은 하나 또는 그 이상의 프로세서가 포함될 수 있다. 또한, 비족 도시하지는 않았지만, 가속기(44)에는 데이터 일찍 포트 및/또는 데이터 출찍 포트를 포함할 수 있다.

피어-벡터 여신(40)의 일반적인 등작은 앞서 연급한 발명의 명칭이 "IMPROVED COMPUTING ARCHITECTURE AND RELATED SYSTEM AND METHOD"인 미국 특허용원 제10/684,102호에 설명되어 있고, 호스프 프로섹서(42)의 구조 및 등작은 앞서 연급한 발명의 명칭이 "COMPUTING MACHINE HAVING IMPROVED COMPUTING ARCHITECTURE AND RELATED SYSTEM AND METHOD" 인 미국 특허송원 제10/684,053호에 설명되어 있으며, 파이프라인 가속기(44)의 구조 및 등작은 앞서 연급한 발명의 명칭이 "PIPELINE ACCELERATOR FOR IMPROVED COMPUTING ARCHITECTURE AND RELATED SYSTEM AND METHOD" 인 미국 특허송원 제10/683,929호 및 발명의 명칭이 "PIPELINE ACCELERATOR HAVING MULTIPLE PIPELINE UNITS AND RELATED COMPUTING MACHINE AND METHOD" 인 미국 특허송원 제10/683,932호에 설명되어 있다. 가속기(44)을 구성하는 PLIC 의 등과 구성은 앞서 인급한 발명의 명칭이 "PIPELINE ACCELERATOR FOR IMPROVED COMPUTING ARCHITECTURE AND RELATED SYSTEM AND METHOD" 인 미국 특허송원 제10/683,929호에 설명되어 있으며, 아래 도 4 내지 도 6을 참조하여 설명한다.

도 4 내지도 6을 참고하여, 가속기(44) PLIC를 "하드" 구성하기 위한 기술을 설명한다. 앞서 설명한 바와 같이, PLIC의 하드 구성은 펌웨어에 의해 프로그램되며 PLIC 의 구성요소등간의 특정한 등리적 상호접속을 나타내는데, 즉, 하나의 로적 불특이 어떻게 다른 로적 불특과 전기적으로 연절되는가 하는 것이다. 이것은 이미 하드-구성된 PLIC의 상위-레벨 구성을 나타내는 "소프트" 구성과는 다르다. 예를 들어, 하드-구성된 PLIC에는 비球가 포함되기도 하며, 어느 하나를 소프트 구조가 되게 하여 대응하는 소프트-구성 데이터를 레지스터에 로드함으로써 상기 비피의 크기를 구성하게 하는 레지스터가 포함되기도 한다. 가속기(44)의 소프트 구성은 앞서 인급한 발명의 명칭이 "COMPUTING MACHINE HAVING IMPROVED COMPUTING ARCHITECTURE AND RELATED SYSTEM AND METHOD" 인 미국 특히출원 제10/684,053호 및 발명의 명칭이 "PIPELINE ACCELERATOR POR IMPROVED COMPUTING ARCHITECTURE AND RELATED SYSTEM AND METHOD" 인 미국 특히출원 제10/683,929호에 더 설명되어 있다.

도 4는 본 발명의 일 실시에에 따른 도 3의 가속기(44)의 파이프라인 유닛(74)의 볼록 다이어그램이다. 하드라이어드 파이프라인(74, ~74,)(도 3)은 후술하는 바와 같이 하드와이어드 파이프라인을 제어하고 이불로 하여급 테이터를 수신하고 전송하고 저장하게 하는 최로를 포함하는 파이프라인 유닛(78)의 일부이다. 도 4에는 비록 하나의 파이프라인(78)만이 도 시되어 있으나, 가속기(44)에는 앞서 연급한 바와 끝이 발명의 병칭이 "PIPELINE ACCELERATOR HAVING MULTIPLE PIPELINE UNITS AND RELATED COMPUTING MACHINE AND METHOD" 인 미국 목허술된 제10/683,932초에 설명된 바와 같은 다수의 파이프라인 유닛(각각에는 상기 하드와이어드 파이프라인(74, ~74,) 중 적어도 일부가 포함된다)이 포함될 수 있다, 후술하는 바와 같이, 한 수행에서, 파이프라인 유닛(78)의 하드 구성은 원예이로 프로그램가능하다. 이것은 설계자로 하여급 단지 펌웨이만 수정함으로써 파이프라인 유닛(78)의 기능을 수정할 수 있게 해준다. 또한, 호스트 프로세서(42)(도 3)은 피어~벡터 미신(40)(도 3)의 초기화 또는 제구성 동안에 상기 수정된 휠웨어를 파이프라인 유닛(78)으로 제공할 수 있어서, 설계자가 상기 수정된 펌웨어를 파이프라인 유닛으로 수동으로 로드할 필요를 없게 해준다.

파이프라인 유닛(78)에는 PLIC 또는 ASIC와 같은 파이프라인 최로(80), 펌웨어 메모리(52)(여기서 상기 파이프라인 회 로는 PLIC 임), 및 데이터 메모리(81)가 포함되는데, 이들은 모두 최로 보드 또는 카드(83)상에 배치된다. 데이터 메모리 (81)는 앞서 연급한 방명의 명칭이 "PROGRAMMABLE CIRCUIT AND RELATED COMPUTING MACHINE AND METHOD"인 미국 특허출원 제10/684,057호에 더 설명되어 있으며, 파이프라인 최로(80)와 펌웨어 메모리(52)의 절함은 프로그램가능한 최로 유닛을 형성한다.

상기 파이프라인 유닛(80)에는 호스트 프로세셔(42)(도 3)와 같은 피어와 테이터 메모리(81) 사이, 및 상기 피어와 다음 과 같은 파이프라인 최도의 구성요소등, 즉, 통신 센(84)를 통한 상기 라드와이어드 파이프라인(74,-74,), 파이프라인 제이기(86), 예외 관리자(88) 및 구성 관리자(90)간의 테이터 전송을 하는 통신 인터페이스(82)가 포함된다. 상기 파이프라인 제인 최모(80)에는 산업-표준 버스 인터페이스(90) 및 상기 인터페이스(82)와 상기 인터페이스(91)를 연절하는 통신 버스 (92)가 포함되기도 한다. 선택적으로, 인터페이스(91)의 기능은 통신 인터페이스(82) 내부에 포함되어 있고 버스(93)는 생택된다. 하드와이어드 파이프라인(74,-74,), 제어기(86), 예외 관리자(88), 구성 관리자(90) 및 버스 인터페이스(91)의 구조 및 등작은 앞서 연급한 발명의 명칭이 "PIPELINE ACCELERATOR FOR IMPROVED COMPUTING ARCHITECTURE AND RELATED SYSTEM AND METHOD"인 미국 특허송원 제10/683,929호에 설명되어 있다.

통신 인터페이스(82)는 메시지 처리기(64)(도 3)에 의해 확인된 포맷으로 데이터를 송수신해서(존재한다면 버스 인터페이스(91)를 통해서), 일반적으로 피어~벡터 머신(40)(도 3)의 설계 및 수정을 용이하게 한다. 예를 들어, 만일 데이터 포맷이 Rapid I/O 포맷과 같은 산업 표준인 경우, 설계자는 호스트 프로세서(42)와 과이프라인 유닛(78) 사이의 맞춤형 접속을 설계할 필요는 없다. 또한, 논~버스 인터페이스를 통해서가 아니라 파이프라인 버스(50)를 통해서 호스트 프로세셔(42)(도 3)와 같은 다른 피어와 파이프라인 유닛(78)이 통신하도록 하게 함으로써, 설계자는 단지 이들을 파이프라인 유닛(42)(도 3)와 같은 다른 피어와 파이프라인 유닛(78)이 통신하도록 하게 함으로써, 설계자는 단지 이들을 파이프라인 유닛 이 추가되거나 제거되는 시간마다 스크레치료부터 논~버스 인터페이스를 계설계하는 대신 파이프라인 비스와 이를(또는 이들을 보유하고 있는 최료 카드)을 접속하거나 접속해제하는 것만으로 파이프라인 유닛의 수를 변경할 수 있다.

파이프라인 최포(80)는 FPGA와 같은 PLIC이고, 통신 인터페이스(82)에는, 추술하는 바라 같이, 상기 파이프라인 최포 및 하여급 상기 호스트 프로세서(42)(도 3)에서부터 상기 편에어 메모리(52)로 편에어를 포트하게 하는 프로그래밍 포트 (94)가 포함되어 있다. 넥을 들어, 만일 필웨어 메모리(52)가 EBPROM 이라면, 프로그래밍 사이를 동안 상기 통신 인터페 이스(82)는 상기 필웨어가 필요로 하는 프로그래밍 신호를 생성하고, 포트(94)가 이를 운반한다. 그러한 프로그래밍 신호를 생성하기 위한 최로는 통상적이어서 본 명세서에서는 설명하지 않는다.

상기 통신 인터페이스(82)의 구조 및 등작은 앞서 연급한 발명의 명칭이 "PIPELINE ACCELERATOR FOR IMPROVED COMPUTING ARCHITECTURE AND RELATED SYSTEM AND METHOD" 인 미국 특허출된 제10/683,929호에 디 설명되어 있다.

도 4를 계속 참고하면, 상기 파이프라인 최로(80)에는 테스트 포트(96), 여기서 상기 파이프라인 최로는 PLIC 임, 및 하 도-구성 포트(98)도 포함된다. 상기 테스트 버스(63)와 결합된 상기 테스트 포트(96)는 호스트 프로세서(42)(도 3)로 하여 금 파이프라인 최로(80)가 후술하는 바와 같이 피어-벡터 여신(40)(도 3)의 초기화 등안 수행되는 자가 테스트 결과를 모니터하게 한다. 제조자는 보통 파이프라인 최료(80)가 있는 테스트 포트(96)이 포함되어 있고, 일반적으로 상기 테스트 포트를 JTAG 와 같은 산업-표준 테스트 프로토폴파 호환되는 인터페이스(도시하지 않음)로 제공한다. 상기 하드-구성 포트 (98)는 후술하는 바와 같이 파이프라인 최료(80)로 하여금 메모리(52)로부터 함웨어를 다운로드 하여 자기 자신을 구성하도록 한다. 테스트 포트(96)와 유사하게, 제조자는 보통 파이프라인 최료(80)가 있는 구성 포트(98)를 포함시키고, 일반적으로 산업-표준 메모리 인터페이스가 있는 구성 포트 및 상기 메모리(52)의 미리 결정된 어트레스 범위로부터 상기 점웨 어를 직별로 다운로드하는 상태 미신(도시하지 않음)을 제공한다.

위에서 설명하고 후술하는 바와 같이, 파이프라인 최포(80)가 PLIC 이번, 필웨어 메모리(52)는 파이프라인 최로의 하나 또는 그 이상의 하도 구성을 나타낸도 원웨어를 저장한다. 상기 위웨어 메모리에는 테스트 포트(108) 및 프로그래밍 및 구성 포트(106,108)가 포함되어 있다. 상기 테스트 포트(104)는 상기 테스트 버스(63)과 결합되어 있으며, 호스트 프로세서(42)(도 3)으로 하여급, 후술하는 바와 같이 피어-벡터 머신(40)(도 3)의 초기화 동안 펌웨어 메모리(52)가 수행하는 자가테스트의 결과를 모니터하도록 한다. 아래에 설명하는 바와 같이, 상기 테스트 포트(104)는 호스트 프로세서(42)가 컴웨어를 메모리(52)로 모드하게 한다. 제조가는 일반적으로 테스트 포트(104)에 메모리(52)를 포함시키며, 상기 테스트 포트에 JTAG 와 같은 산업-표준 네스트 프로토콜과 호환되는 인터페이스(도시하지 않음)를 제공한다. 프로그래밍 포트(105)은 프로그래밍 버스(110)를 통해 통신 인터페이스(82)의 프로그래밍 포트(94)와 결합되어 있으며, 후술하는 바와 같이, 파이프라인 최도(80)의 라트-구성 포트(98)와 결합되어 있는 하드-구성 포트(108)는, 후술하는 바와 같이, 과이프라인 최로가 메모리(52)로부터 펌웨어를 다운로드하게 한다. 일반적으로, 필웨어 메모리(52)는 EEPROM 과 같은 비회발성 메모리로서 컨테이 없어도 데이터가 유지된다. 따라서, 필웨어 메모리(52)는 파이프라인 유닛(78)의 전원이 꺼진 후에도 상기 원웨어를 계속 지장한다.

도 4을 계속 참고하면, 미족 뵘웨어 메모리(52)와 데이터 메모리(81)을 파이프라인 최모(80) 외부에 있는 것으로 설명하였으나, 상기 두 메모리 중 어느 하나 또는 둘 모두는 와이프라인 최로에 통합되기도 한다. 메모리(52)가 과이프라인 최로 내부에 배치되는 경우, 설계자는 프로그래밍 및 구성 버스(110,112)의 구조를 그에 따라 수정할 필요가 있다. 또한, 비족 파이프라인 유닛(78)을 구성 버스(112)와는 본리된 프로그래밍 버스(110)를 가지는 것으로 설명하였으나, 하나의 버스(도시하지 않음)가 상기 프로그래밍 및 구성 버스 모두의 기능을 하기도 한다. 선택적으로, 파이프라인 유닛(78)에는 이 하나의 버스를 위한 다중 인스틴스(multiple instance) 또는 상기 프로그래밍 및 구성(112,110) 중 어느 하나 또는 둘 모두의 다중 인스틴스를 포함하기도 한다.

도 5는 본 발명의 일 실시에에 따른 도 4의 캠웨어 메모리(52)의 논리적 파티셔닝(logical partitioning)의 다이어그램이다.

메모리(52)의 색선(114)은 파이프라인 회로(80)(도 4)의 초기 구성을 나타내는 뵘웨이를 저장하고 있다. 즉, 파이프라인 회로(80)로 다운로드되면, 이 뵘웩어는 파이프라인 최로가 삼기 초기 구성을 갖게 한다. 상기 초기 구성의 한 구현에서, 파이프라인 최로(80)에는 도 4의 동신 인터페이스(82)(및 필요하나면 산업-표준 버스 인터페이스(91)) 및 삼기 파이프라인 최로 및 데이터 메모리(81)의 자가 테스트를 실행하는 자가-데스트 최로(도시하지 않음)를 포함되어 있다. 그래서, 파이프라인 최료(80)는 테스트 버스(63) 또는 동신 인터페이스(82)를 통해 호스트 프로세서(42)(도 3)로 삼기 자가 테스트 결과를 제공할 수 있다. 상기 초기 구성은 또한 호스트 프로세서(42)가, 후술하는 바와 같이, 통신 인터페이스(82) 및 프로그레 명 버스(110)를 통해 삼기 뵘웨어 메모리(52)로 삼기 수정된 뵘웨어를 르드하게 한다.

메모리(52)의 세선(116<sub>1</sub>-116<sub>1</sub>) 각각은 파이프라인 회로(80)의 각각의 등자 구성을 나타내는 웹웨어를 직장하고 있다. 특히, 피이프리인 회로(80)는 가속기(44)(도 3)의 소기화가 끝나는 때에 상기 세선(116<sub>1</sub>-116<sub>1</sub>) 중 미리철정된 하나로부터 상기 점웨어를 다운로드 한다. 후술하는 바와 같이, 파이프라인 희료(80)는 특정한 색선(116<sub>1</sub>-116<sub>1</sub>)으로부터 점웨어를 다운로드하게 프로그램되거나 또는 초스트 프로세서(42)(도 3)은 상기 파이프라인 희료에게 명행하여 특정 색선으로부터 상기 점웨어를 다음료드하게 한다. 특히, i 번째 연산 구조 각각에서, 파이프라인 희료(80)는 도 4에 도시된 구성요소를(예를 들어, 하드와이어드 파이프라인(74<sub>1</sub>-74<sub>3</sub>))을 포함하고 있다. 그러나, 이를 구성 각각에서, 파이프라인 회로(80)는 일반적으로 서로 다른 등작을 한다. 예를 들어, 통신 인터페이스(82)는 어느 한 구성의 한 프로토를 및 다른 구성의 다른 프로토를 을 수행한다. 또는, 상기 파이프라인(74<sub>1</sub>-74<sub>3</sub>)은 어느 한 구성의 테이터상의 인산 세트 하나를 수행하고 다른 구성의 테이터상의 다른 연산 세트를 수행한다.

선택적인 섹션(118)은 상기 메모리(52)의 섹션(116,-116)에 저장된 설웨어에 의해 각각을 나타내는 등작 구성의 디스크립션 또는 식별을 저장하고 있다. 이 디스크립션/식별은 호스트 프로세서(42)(도 3)가 메모리(52)에 저장된 점웨어를 석별하게 해준다.

선택적인 색선(120)은 파이프라인 유닛(78)(도 4)의 프로파일을 직장한다. 이 프로파일은 보통 삼기 호스트 프로세서 (42)(도 3)가 자기 자신을 적절히 구성하고, 내부간 통신을 위해 피어-벡터 먹신(40)(도 3)의 다른 피어 및 파이프라인 유닛으로 삼기 파이프라인 유닛(78)의 하드웨어 레이아웃을 충분히 디스크라이브 한다. 예를 들어, 삼기 프로파일은 삼기 파이프라인 유닛(78)이 수행할 수 있는 테이터 연산 및 통신 프로토콜, 테이터 메모리(81)의 크기, 세선(116,-116,)(세선 (118)이 생략된 경우)내에 지장된 삼기 펌웨어에 의해 표현되는 연산 구성, 및 현재 요구되는 연산 구성을 식별한다. 따라 시, 피어-벡터 먹신(40)의 초기화 동안 삼기 프로파일을 완독함으로써, 호스트 프로세서(42)는 상기 메시지 처리기(64)(도 3)를 적절히 구성하여 파이프라인 유닛(78)과 통신할 수 있다. 또한, 호스트 프로세서(42)는 파이프라인 회로(80)가 다운 로드해야 하는 펌웨어의 세선(116,-116,)를 선택한다. 또는, 이 펌웨어의 어느 것도 적절하지 않다면, 호스트 프로세서 (42)는 수정된 펌웨어를 메모리(52)로 로드한다. 이 기술은 컴퓨터 자신이 디스크 드라이브 등의 세를게 설치된 주변장치 와 통신할 수 있는 "플러그 랜드 플레이" 기술로 알려져 있다.

선택적으로, 색선(120)은 호스트 프로세서(42)(도 3)가 가속기 구성 레지스트리(7())(도 3) 등에 저장되어 있는 테이블로 부터 상기 프로파일을 검색하게 하는 프로파일 식별기 - 보통 "러닝 인텍스(running index)"로 불팅 - 를 저장하고 있다. 상기 러닝 인텍스는 보통 상기 호스트 프로세서(42)가 저장된 프로파일과 매지할 수 있는 제품의 모델 번호와 같은 번호이다.

더 다른 대안에서, 파이프라인 유닛(78)(도 4)는 상기 프로파일 식별기를 "하드와이어트" 형태로 저장하여 책선(120)에 상기 프로파일이 잘못 기록되는 기회를 제거한다. 예를 들어, 파이프라인 유닛(78)은, 호스트 프로세서(80)(도 4)가 테스트 버스(63) 또는 파이프라인 버스(50) 및 파이프라인 회로(80)(도 4)을 통해 판독할 수 있는 하드와이어드 "레지스티" 내에 상기 프로파일 식본기를 저장한다. 이 레지스티는 전자-기체적 스위치, 정폐, 또는 명납 접속(도시하지 않음) 등으로 형성된다.

도 5를 계속 참고하면, 캠웨어 메모리(52)의 선택적 세션(122)는 캠웨어 메모리(52)가 가속기(44)의 초기화 중에 구동되는 자가-테스트 주민 등의 갖가지 테어터를 저장한다.

도 3 내지 도 5를 참고하면, 피어-벡터 이신(40)의 동작을 - 특히, 호스트 프로세서(42), 파이프라인 최로(80), 및 컴웨어 메모리(52)의 동작 - 본 발명의 일 실시에에 따라 아래에 설명한다.

피어-벡터 미선(40)을 켜면, 호스포 프로세시(42)는 앞서 연급한 발명의 명칭이 "COMPUTING MACHINE HAVING IMPROVED COMPUTING ARCHITECTURE AND RELATED SYSTEM AND METHOD" 인 미국 특허충원 제10/684,053호에 설명된 바라 같이 스스로 초기화를 하고, 가속기(44)가 스스로 부분 초기화를 한다. 보다 특별하게는, 이 부분 초기화 동안, 파이프라인 최로(80)는 메모리(52)의 색선(144)에서 상기 초기-구성 펌웨어를 다운로드한다. 앞서 설명한 바라 같이, 상기 초기 구성에서, 파이프라인 최로(80)는 최소의 통신 인터페이스(82) 및 테스트 최로(도시하지 않음)를 포함한다. 파이프라인 최로(80)가 상기 초기 구성으로 구성된 후, 상기 테스트 최로는 상기 파이프라인 최도와 데이터 메모리(81)의 자가 테스트를 수행하고, 그 자가 테스트 전과를 테스트 포트(96) 및 테스트 버스(83)를 통해 호스트 프로세서(42)로 제공한다. 상기 펌의드 버스(63)을 통해 호스트 프로세서(42)로 제공한다.

다음으로, 호스트 프로세시(42)는 반일 가속기(44)의 부분 초기화 동안 예외가 발생하는지를 결정한다. 예를 들어, 호스트 프로세시(42)는 상기 테스트 버스(63)로부터 상기 자가 테스트 결과를 분석하고 파이프라인 회로(80), 테이터 메모리(81) 및 펌웨이 메모리가 적절한 기능을 하는지를 결정한다.

만일, 예외가 발생했다면, 호스트 프로세서(42)는 이것을 미리 결정된 방법으로 처리한다. 예를 들어, 호스트 프로세서 (42)는 파이프라인 회로(80)로부터 자가 테스트 결과를 수신하지 않고, 테스트 버스(63)를 통해 상기 초기 구성 펌웨이가 편웨어 메모리(52)의 색선(144)에 지장되어 있는지를 제크한다. 만일, 초가-구성 펌웨어가 저장되어 있지 않다면, 호스트 프로세서(42)는 파이프라인 버스(50) 또는 테스트 버스(63)를 통해 상기 초기-구성 펌웨어를 상기 색선(144)로 로드하여 파이프라인 회로(80)가 이 펌웨어를 다운로드하게 한 다음 상기 자가 테스트 결과를 분석한다. 호스트 프로세서의 이러한 예외 처리는 앞서 인급한 방병의 병칭이 "COMPUTING MACHINE HAVING IMPROVED COMPUTING ARCHITECTURE AND RELATED SYSTEM AND METHOD"인 미국 폭허출원 제10/684,053호에 더 설명되어 있다.

만일 어떠한 예외도 발생하지 않았다면, 호스트 프로세서(42)는 파이프라인 유닛(78)으로부터 파이프라인 식별기를 참 독하고, 상기 가속기 구성 레기스트리(70)로부터 파이프라인 유닛의 대용하는 프로파일을 계속 얻는다. 필웨어 메모리 (52)의 색선(120)으로부터가 아니라 상기 레지스트리(70)로부터 이 프로파일을 얻는 것이 적절하곤 하는데, 그 이유는 파이프라인 최로(80)가 ASIC 라면 파이프라인 유닛(78)이 원웨어 메모리와 같은 비취발성 메모리를 포함하지 않기 때문이다. 만일 프로파일 식별기가 프로파일 최료(80)가 ASIC 임을 나타낸다면, 호스트 프로세서(42)는 어떠한 펌웨어도 파이프라인 최로로 다운로드릴 필요가 없다는 결정을 한다. 선택적으로, 호스트 프로세서(42)(도 3)은 펌웨어 메모리(52)의 세선(120)으로부터 상기 프로파일을 얻어도 좋다. 이 대안에서, 비록 파이프라인 유닛이 상기 프로파일이 세선(120)에서 부주의로 인해 삭제된 경우 프로파일 식별기를 지장하긴 하지만, 파이프라인 최로(80)는 프로파일 식별기를 지장할 필요가 없다.

다음으로, 파이프라인 유닛(78) 모두(도 4에는 하나만 도시됨)로부터 상기 프로파일 식별기를 관득한 후, 호스트 프로세셔(42)는 가속기(44)의 파이프라인 유닛(78) 모두의 앱(man)을 생성하고 이 앱을 처리기 때로리(88) 등에 저장한다.

그리고 나서, 각각의 파이프라인 유닛(78)을 위해. 호스트 프로세서(42)는 상기 프로파일로부터 파이프라인 최로(80)의 원하는 등과 구성의 일시(identity)를 추출한다. 가속기(44)의 초기화 중에 상기 원하는 등과 구성을 추출하는 것은 설계가로 하여급 상기 초기화에 앞서 프로파일을 업데이트 하는 것만으로 파이프라인 최로(80)의 등작을 수정할 수 있게 한다.

다음으로, 호스트 프로세서(42)는 상기 원하는 통하 구성을 나타내는 뵘웨어가 상기 웹웨어 메모리(52)에 저장되어 있는 지를 결정한다. 예를 들어, 호스트 프로세서(42)는 프로그래밍 비스(110) 및 통신 인터페이스(82)를 통해 - 파이프라인 최로(80)가 초기 구성에 있고, 통신 인터페이스가 존재하기 때문에 - 상기 메모리 섹션(118)로부터 구성 디스크립션을 판독하고, 상기 원하는 웹웨어가 섹션(116<sub>1</sub>-116<sub>1</sub>) 중 어느 하나에 저장되어 있는지를 결정한다. 선택적으로, 호스트 프로세서(42)는 테스트 버스(63) 및 테스트 포트(104)를 통해 메모리(52)로부터 상기 구성 디스크립션을 직접 판독한다.

만일, 상기 원하는 동작 구성을 나타내는 점액어가 접액어 메모리(52)내에 저장되어 있지 않다면, 호스트 프로세서(42)는 이 점액이용, 통신 인터페이스(82), 프로그래밍 포트(94,106) 및 프로그래밍 미스(110)을 통해, 상기 구성 레지스트리(70)에서부터 상기 집액이 메모리의 섹션(116,~116,) 중 하나로 로드한다. 만일, 상기 점액어가 레지스트리(70)에 없으면, 호스트 프로세서(42)는 외부 라이브러리(도시하지 않음)로부터 상기 점액어를 검색하거나 또는 예외 표시기를 생성하여 시스템 연산(도시하지 않음)이 상기 점액어를 상기 레지스트리(70)로 로드할 수 있게 한다.

다음으로, 호스트 프로세서(42)는 파이프라인 최로(80)에 명령을 하여 상기 포트(108), 구성 버스(112) 및 포트(98)를 통해 상기 메모리(52)의 대응하는 색선(116,-116,)으로부터 원하는 평朝이를 다운로드 한다.

파이프라인 회토(80)가 상기 원하는 펌웨어를 다운로드한 후, 이를 상기 원하는 등작 구성내에 있게 하고 테이터 처리를 시작할 준비를 한다. 그러나, 파이프라인 회로(80)가 상기 원하는 등작 구성에 있은 후에라도, 호스트 프로세서(42)는 통신인터페이스(82)를 통해 또는 테스트 비스(63)를 통해 상기 메모리(52)의 상기 색션(116;-116)으로 새로운 펌웨어를 로드한다. 예를 들어, 새로운 펌웨어를 코드하기 위해서, 호스트 프로세서(42)는 상기 파이프라인 회로(80)가 상기 메모리(52)의 세션(114)으로부터 상기 펌웨어를 제로드하도록 하여 파이프라인 회로가 상기 초기 구성으로 다시 가도록 한다. 그러 먼, 호스트 프로세서(42)는 파이프라인 비스(50)를 통해 또는 통신 인터페이스(82)를 통해서 상기 색션(116;-116) 중 하나로 삼기 세로운 펌웨어를 모드한다. 다음으로, 호스트 프로세서(42)는 상기 파이프라인 회로(80)가 새로운 펌웨어를 다운로드하게 하여 파이프라인 회로가 새로운 등자 구성에 있도록 한다. 상기 초기 구성이 아래의 두 가지 장점을 제공하는 경우에만, 파이프라인 최로(80)가 새로운 펌웨어를 메모리(52)로 포드하게 한다. 첫번째로, 파이프라인 희로(80)가 등작 구성에 있는 경우, 파이프라인 최로(80)가 메모리(52)대에 지장된 펌웨어를 부족이로 바꾸는 것을 막아준다. 무번째로, 상기 등작 구성이, 펌웨어를 메모리(52)로 기록하는 것을 요구하는 최로를 위해 사용되는 파이프라인 최로(80)의 리소스를 사용하도록 한다.

또 6은 본 발명의 일 실시에에 따른 또 3의 파이프라인 가속기(44)의 파이프라인 유닛(124)의 불력 다이어그램이다.

과이프라인 유닛(124)은, 다수의 과이프라인 최로(80) - 여기에서는 두 개의 과이프라인 최로(80a, 80b) - 및 다수의 펌웨어 메모리 - 여기에서는 두 개의 메모리(52a,52b), 각각의 파이프라인 최료를 위한 메모리 - 가 포함되어 있다는 것을 제외하고는 도 4의 파이프라인 유닛(78)과 유사하다. 삼기 파이프라인 최로(80a,80b)와 펌웨어 메모리(52a,52b)의 진함은 프로그램가능한 최로 유닛을 형성한다. 한 수행에서, 상기 메모리(52a,52b) 각각은, 펌웨어 메모리(52b)가 상기 파이프라인 유닛(124)의 프로파일을 저장하고 그렇지 않으면 메모리(52a)의 세선(120)으로 충복되는, 세선(120)을 생략할 수 있다는 것을 제외하고는 도 5에 도시된 마와 같이 파티션된다. 선택적으로, 파이프라인 회로(80a,80b)는 상기 메모리(52a,52b)와 유사하게 통작하는 각각의 세선을 포함하는 하나의 원웨어 메모리를 할당한다. 파이프라인 회로(60)의 수를 들이는 것은 하드와이어드 파이프라인(74, -74,)의 개수(a)를 증가시켜 파이프라인 유닛(78)과 미교할 때 파이프라인 유닛(124)의 기능을 증가시킨다. 또한, 대응하는 펌웨어 메모리(52)가 생략 가능한 경우에는, 파이프라인 최로(80a,80b)의 하나 또는 둘 모두가 ASIC 이어도 좋다.

파이프라인 유닛(124)의 구조 및 등작에 대한 보다 상세한 설명은 앞서 연급한 방영의 명령이 "PIPELINE ACCELERATOR FOR IMPROVED COMPUTING ARCHITECTURE AND RELATED SYSTEM AND METHOD"인 미국 특허술원 제10/683,929호에 설명되어 있다.

파이프라인 회표(80a)에는 테스트 포트(96a) 및 하드-구성 포트(98a)가 포함되어 있고, 이를 각각은 도 4의 테스트 포트 (96) 및 하드-구성 포트(98)와 각각 유사하다. 그리고, 도 4의 파이프라인 회로(80)와 같이, 상기 파이프라인 회로(80a)에는 프로그래밍 포트(94)를 가지는 통신 인터페이스(82)가 포함되어 있다.

파이프라인 회로(80b)에는 테스트 포트(96b) 및 하드-구성 포트(98b)가 포함되어 있는데, 이를 각각은 도 4의 테스트 포트(96) 및 하드-구성 포트(98)와 각각 유사하다. 그리고, 호스트 프로세서(42)(도 3)가, 후술하는 바와 같이, 파이프라인 회로(80a)의 통신 인터페이스(82)를 통해 점웨어 메모리(52)를 프로그램할 수 있기 때문에, 상기 파이프라인 회로(80b)에는 프로그래밍 포트(94)가 포함되어 있지 않다.

평해어 메모리(52a)에는 테스트, 프로그래밍 및 하드-구성 포트(104a,106a,108a)가 포함되어 있는데, 이를 각각은 도 4 의 테스트, 프로그래밍 및 하드-구성 포트(104,106,108)과 각각 유사하다. 테스트 포트(104a)는 테스트 버스(63)와 전함되고, 프로그래밍 포트(106a)는 프로그래밍 버스(110)를 통해 통신 인터페이스(82)의 프로그래밍 포트(94a)와 결합되어 있으며, 하드-구성 포트(108a)는 구성 버스(112a)를 통해 파이프라인 회트(60a)의 하드-구성 포트(98a)와 결합된다.

유사하게, 펌웨어 메모리(52b)에는 테스트, 프로그래밍, 및 하드-구성 포트(104b,106b,108b)가 포함되는데, 여둘 각각 은 도 4의 테스트, 프로그래밍, 및 하드-구성 포트(104.106.108)과 각각 유사하다. 테스트 포트(104b)는 테스트 버스(63) 와 결합되어 있고, 프로그래밍 포트(106b)는 프로그래밍 버스(110)를 통해 통신 인터페이스(82)의 프로그래밍 포트(94a) 와 결합되어 있고, 하드-구성 포트(108b)는 구성 버스(112b)를 통해 파이프라인 최로(80b)의 하드-구성 포트(98b)와 결합되어 있다.

도 3을 참고하면, 피어-벡터 미선(40)의 등자 - 특히 호스트 프로세서(42), 파이프라인 최로(80a,80b) 및 펌웨어 메모리(52a) - 을 본 방명의 일 실시에에 따라 아래에 설명한다.

회어-벡터 여신(40)이 커지턴, 호스트 프로세서(42)는, 앞서 언급한 발명의 명칭이 "COMPUTING MACHINE HAVING IMPROVED COMPUTING ARCHITECTURE AND RELATED SYSTEM AND METHOD"인 미국 특허송된 제10/684,053호에 설명된 마와 같이, 자기 자신을 초기화 하고, 가속기(44)가 자기 자신을 부분적으로 초기화 한다. 보다 특별 하계는, 이 부분 초기화 동안, 파이프라인 최로(80a,80b)는 위해여 메모리(52a,52b)의 세션(144a,114b)에서 상기 초기-구성 원해어를 다운로드한다. 각각의 초기 구성에서, 파이프라인 최로(80a)는 최소의 동신 인터페이스(82) 및 테스트 최로(도시하지 않음)를 포함하고, 파이프라인 최로(80b)는 최소 테스트 최로(도시하지 않음)를 포함한다. 파이프라인 최로(80a,80b)가 그룹 각각의 초기 구성으로 구성된 후, 각각의 파이프라인 최로 내부의 상기 테스트 최로는 상기 파이프라인 최로의 각각의 자가 테스트를 수행하고 - 파이프라인 최로(80a,80b)의 하나 또는 등 모두의 테스트 최로는 데이터 에도리(81)도 테스트함 - 그 자가 테스트 철과를 테스트 포트(96a,96b) 각각을 통해 및 테스트 버스(63)를 통해 호스트 프로세서(42)로 제공한다. 상기 점웨이 메모리(52a,52b)도 자가 테스트를 하여 그 결과를, 도 5를 참고하여 위에서 설명한 바와 같이, 테스트 포트(104a,104b) 각각을 통해서 및 테스트 버스(63)을 통해서 및 제스트 프로세서(42)로 제공한다.

다음으로, 호스트 프로세서(42)는 안일 가속기(44)의 부분 초기화 동안 예외가 발생하는지를 결정한다. 예를 들어, 호스 드 프로세서(42)는 상기 테스트 버스(63)로부터 상기 자가 테스트 결과를 분석하고 파이프라인 회로(80a,80b), 테이터 메 모리(81) 및 웹웨어 메모리(52a,52b)가 적절한 기능을 하는지를 결정한다.

만일, 예외가 발생했다면, 호스트 프로세서(42)는 이것을 미리 결정된 방법으로 처리한다. 예를 들어, 호스트 프로세서(42)는 파이프라인 회로(80a)로부터 자가 테스트 결과를 수신하기 않고, 테스트 비스(63)를 통해 상기 초기 구성 웹웨어가 점웨어 메모리(52)의 세션(114a)에 저장되어 있는지를 체크한다. 만일, 초기-구성 웹웨어가 저장되어 있지 않다면, 호스트 프로세서(42)는 파이프라인 버스(50) 또는 테스트 비스(63)를 통해 상기 초기-구성 웹웨어를 상기 세션(114a)로 로드하여 파이프라인 회로(80)가 이 웹웨어를 다운로드하게 한 다음 상기 자가 테스트 결과를 분석한다. 이 실시예는 또한 파이프라인 회로(50b) 및 웹웨어 메모리(52b)에도 적용된다. 호스트 프로세서의 이러한 예외 처리는 앞서 언급한 발명의 팀 청이 "COMPUTING MACHINE HAVING IMPROVED COMPUTING ARCHITECTURE AND RELATED SYSTEM AND METHOD"인 미국 특히졸원 제10/684,053호에 더 설명되어 있다.

만일 어떠한 예외도 발생하지 않았다면, 호스트 프로세서(42)는 파이프라인 유닛(124)으로부터 프로파일 식별기를 판독하고, 상기 가속기 구성 레지스트리(70)로부터 또는 도 4를 참고하여 앞서 설명한 바와 같이 폄훼이 메모리(52)의 색선(12)으로부터 파이프라인 유닛의 대응하는 프로파팅을 계속 얻는다.

다음으로, 파이프라인 유닛(124) 모두(또 4에는 하나만 도시됨)표부터 상기 프로파일 식별기를 관득한 후, 호스트 프로세시(42)는 가속기(44)의 파이프라인 유닛 모두의 맵(map)을 생성하고 이 법을 처리기 메모리(68) 등에 저장한다.

그리고 나서, 호스트 프로세서(42)는 상기 프로파일로부터 파이프라인 최로(80a.80b)의 원하는 등작 구성의 일치 (identity)를 추출한다. 가속기(44)의 초기화 중에 상기 원하는 등작 구성을 추출하는 것은 설계자로 하여금 상기 초기화에 일서 프로파일을 업데이트 하는 것만으로 파이프라인 최로(80a 및/또는 80b)의 등작을 수정할 수 있게 한다.

다음으로, 호스트 프로세서(42)는 상기 원하는 등작 구성을 나타내는 협쇄이가 상기 평에이 메모리(52a,52b)에 저장되어 있는지를 결정한다. 예를 들어, 호스트 프로세서(42)는 프로그래밍 비스(110) 및 통신 인터페이스(82)를 통해 - 파이프라 먼 회로(80a)가 초기 구성에 있고, 통신 인터페이스가 존재하기 때문에 - 상기 메모리 색선(118a)포부터 구성 디스크림션을 판독하고, 상기 원하는 혐웨어가 색선(116<sub>1</sub>-116<sub>1</sub>) 중 어느 하나에 저장되어 있는지를 결정한다. 선택적으로, 호스트 프로세서(42)는 테스트 버스(63) 및 데스트 포트(104a)를 통해 메모리(52a)로부터 상기 구성 디스크림션을 직접 관독한다. 이 메는 파이프라인 최로(50b) 및 펌웨어 메모리(52b)에 적용되기도 한다.

만일, 삼기 원하는 등작 구성을 나타내는 점웨어가 펌웨어 메모리(52a 및/또는 52b)내에 저장되어 있지 않다면, 호스트 프로세시(42)는 이 펌웨어를, 통신 인터페이스(82), 프로그래밍 포트(94,106) 및 프로그래밍 버스(110)를 통해, 삼기 구성 레지스트리(70)에서부터 삼기 펌웨어 메모리의 세션(116,-116) 중 하나로 로드한다. 예를 들어, 만일 파이프라인 회로 (80a)의 원하는 등작 구성을 나타내는 전체어가 메모리(52b)내에 지장되어 있지 않다면, 호스트 프로세서(42)는 인터페이스(82), 프로그래밍 포트(94,106b) 및 프로그래밍 버스(110)를 통해 이 전체어를 레즈스트리(70)로부터 섹션(116b<sub>1</sub>~116b<sub>1</sub>)의 하나로 로드한다. 만일, 당기 전체어가 레지스트리(70)에 없으면, 호스트 프로세서(42)는 외부 라이브리리(도시하지 않음)포부터 상기 전체어를 검색하거나 또는 예외 표시기를 생성하여 시스템 연산(도시하지 않음)이 당기 전체어를 삼기 메지스트리(70)로 로드할 수 있게 한다.

다음으로, 호스트 프로세서(42)는 피이프리인 최로(80a)에 명령을 하여 상기 포트(108a), 구성 버스(112a) 및 포트(98a) 를 통해 상기 제도리(52a)의 대응하는 세선(116a<sub>1</sub>-116a<sub>1</sub>)으로부터 원하는 평報어를 다운로도 하고, 파이프라인 최로 (80b)에 명령을 하여 포트(108b), 구성 버스(112b) 및 포트(98b)를 통해 제모리(52b)의 대응하는 세선(116b<sub>1</sub>-116b<sub>1</sub>)으로부터 삼기 원하는 캠웨어를 다운로드 하게 한다.

파이프라인 회로(80a,80b)가 상기 원하는 캠웨어를 다운로드한 후, 이를 상기 원하는 등작 구성내에 있게 하고 데이터 처리를 시작할 준비를 한다. 그러나, 파이프라인 최로(80a,80b)가 상기 원하는 등작 구성에 있은 후에라도, 호스트 프로세서(42)는 통신 인터페이스(82)를 통해 또는 테스트 미스(63)를 통해, 도 4를 참고하여 상기 설명한 마와 유사한 방식으로, 상기 메모리(52a,52b)의 상기 세션(116,-116,)으로 세교운 캠웨어를 로드한다.

앞의 설명으로부터 당업자는 본 발명을 실시하거나 활용할 수 있다. 본 발명의 실시예들을 당업자는 다양하게 변형시킬 수 있다는 것은 분명하고, 본 발명의 요지와 팀위를 벗어나지 않고 다른 실시에 및 응용 분야에 적용할 수 있다. 따라서, 본 발명의 실시예들은 본 발명을 제한하기 위한 것이 아니고 여기에서 공개한 원리와 특징에 넓게 해석되야 할 것이다.

(57) 왕구의 영화

# 청구항 1.

외부 소스로부터, 구성을 나타내는 평웨어를 수신하고;

상기 전웨어를 메모리에 저장하고; 그리고

상기 필렉어를 상기 예모리표부터 다운표도 하도록 등작 가능한 것을 특징으로 하는 프로그램가능한 최로,

## 청구학 2.

청구항 1에 있어서.

상기 배모리로부터 상기 캠웨이를 다운로드한 후 상기 구성내에서 연산을 하도록 등과 가능한 것을 특징으로 하는 프로그램가능한 최로.

#### 청구항 3.

성구함 1에 있어서,

상기 메모리는 비취방성 메모리를 포함하는 것을 폭청으로 하는 프로그램가능한 최로.

## 청구항 4.

친구함 1예 있어서.

상기 메모리는 이부 메모리를 포함하는 것을 특징으로 하는 프로그램가능한 회로.

# 청구항 5.

제1 구성을 나타내는 제1 점웨어를 메모리로부터 다운로드 하고:

상기 제1 구성을 연산하고;

제2 구성을 나타내는 제2 필웨어를 삼기 메모리트부터 다운로드 하고: 그리고

상기 제2 메모리내에서 면산하도록 돌작 가능한 것을 특징으로 하는 프로그램가능한 최로.

# 청구항 6.

친구함 5에 있어서.

상기 프로그램가능한 최로는:

상기 제1 구성이 연산되는 동안 외부 소스로부터 상기 제2 웹웨어를 수실하고; 그리고

상기 제1 구성이 연산되는 동안 삼기 메모리로부터 상기 제2 펌웨어를 저장하도록 등작 가능한 것을 특징으로 하는 프로그램가능한 최로.

# 정구항 7.

메모리: 및

상기 메모리에 절합된 프로그램가능한 회로를 구비하고,

상기 프로그램가능한 회로는,

의부 소스로부터, 상기 프로그램가능한 회로의 구성을 나타내는 펌웨어를 수신하고:

상기 캠웨어를 상기 메모리에 저장하고; 그리고

상기 캠웨어를 상기 레모리로부터 다운로드 라도쪽 등작 가능한 것을 폭청으로 하는 프로그램가능한 최르.

# 청구항 8.

성구항 7에 있어서.

상기 메모리는 전기적으로 디스에이를 할 수 있고 프로그램가능한 판독-전용 메모리(ROM)을 포함하는 것을 특징으로 하는 프로그램가능한 회로,

## 청구항 9.

청구항 7에 있어서,

상기 프로그램가능한 최로는 필드-프로그램가능한 케이트 어레이를 포함하는 것을 특징으로 하는 프로그램가능한 최로,

## 청구항 10.

작각 제1 및 제2 구설을 나타내는 제1 및 제2 펌웨어 테이터를 저장하도록 통작 가능한 메모리; 및

상기 메모리에 절합된 프로그램가능한 회로를 구비하고,

상기 프로그램가능한 회로는,

상기 예모리로부터 삼기 제1 원웨어를 다운로드하고,

상기 제1 구성내에서 연산하고,

성기 메모리로부터 성기 제2 펌웨어를 다운로드라고, 그리고

성기 제2 구석내에서 연산하도록 통작 가능한 것을 폭ੱञ으로 하는 프로그램가능한 최로,

## 청구항 11.

경구항 10에 있어서,

상기 프로그램가능한 회로는:

상기 제1 구성내에서 면산하는 동안 의부 소스로부터 상기 제2 뜀웨어를 수신하고; 그리고

상기 제1 구성대에서 연산하는 동안 삼기 메모리로부터 상기 제2 펌웨어를 지장하도록 등과 가능한 것을 특징으로 하는 프로그램가능한 최로,

## 청구학 12.

정구항 10에 있어서.

상기 프로그램가능한 회로는 상기 제1 구성대에서 연산하는 동안 상기 제2 됨웨어를 표드라도록 등작 가능한 것을 특징으로 하는 프로그램가능한 회로,

# 청구항 13.

작각 제1, 제2, 제3 및 제4 구성을 나타내는 제1, 제2, 제3 및 제4 웹웨어를 지장하도록 통작 가능한 메모리;

상기 메모리에 절합되어 있는 제1 프로그램가능한 최로: 및

상기 데모리와 상기 제1 프로그램가능한 회로에 절합되어 있는 제2 프로그램가능한 최로를 구비하고,

상기 제1 프로그램가능한 회로는,

상기 메모리트부터 상기 제1 펌웨어를 다운모드하고,

상기 제2 구성내에서 연산을 하고,

상기 메모리로부터 상기 제2 캠웨어를 다운로드라고, 그리고,

상기 제2 구성내에서 연산을 하도록 등자 가능하며,

상기 제2 프로그램가능한 회로는,

상기 메모리로부터 상기 제3 평액이 데이터를 다운로드하고,

상기 제3 구성대에서 연산을 하고,

상기 예모리로부터 상기 제4 관액여를 다운로드하고, 그리고,

상기 제4 구성내에서 연산을 하도록 등작 가능한 것을 특징으로 하는 프로그램가능한 회로 육닛.

# 청구항 14.

청구항 13에 있어서.

상기 제1 프로그램가능한 회로는:

상기 제1 구성대에서 연산하는 동안 의부 소스로부터 삼기 제2 및 삼기 제4 쬠웨어를 수신하고: 그리고

상기 제1 구성내에서 연산하는 동안 상기 메모리 내에 상기 제2 및 상기 제4 범웨어를 저장하도록 문작 가능한 것을 특징으로 하는 프로그램가능한 회로 유닛.

# 청구항 15.

청구항 13에 있어서.

상기 제1 및 제2 프로그램가능한 회트는 각각의 필드-프로그램가능한 게이트 어래이를 포함하는 것을 특성으로 하는 프로그램가능한 최로 유닛.

## 청구항 16.

프로세서: 및

상기 프로세서에 절합된 프로그램가능한 최로 유닛을 구비하고,

상기 프로그램가능한 최로 유닛은.

메모리. 및

상기 예모리와 결합되어 있는 프로그램가능한 최로를 구비하고,

상기 프로그램가능한 최모는,

상기 프로그램가능한 최로의 구성을 나타내는 협훼여를 상기 프로세셔로부터 수신하고.

상기 메모리 내에 상기 펌웨어를 저장하고, 그리고

· 상기 프로젝시에 응답하여 상기 메모리트부터 상기 펌웨이를 다운로드라도록 통작 가능한 것을 특징으로 하는 점취팅 미 신.

## 청구항 17.

정구함 16에 있어서.

살기 프로세서는:

상기 프로그램가능한 회로로 상기 컴웨어를 전송하기 전에 상기 큄웨어가 이미 상기 메모리에 저장되어 있는지를 결정하고, 그리고

성기 점웨어가 성기 메모리에 이미 저정되어 있지 않은 경우에만 상기 프로그램가능한 최로로 성기 점웨어를 전송하도로 고 동작 가능한 것을 특징으로 하는 컴퓨팅 미신.

## 청구항 18.

정구함 16에 있어서.

상기 프로세서와 결합되어 있고 상기 캠웨어를 저장하도록 및 상기 캠웨어가 상기 프로그램가능한 최로을 위한 원하는 구성을 나타내는지를 나타내도록 등작 가능한 구성 레지스트리를 더 구비하고,

상기 프로젝서는, 상기 구성 레지스트리도부터 상기 프로그램가능한 회로까지 상기 펌웨어를 다운로드하도록 통작 가능한 것을 특징으로 하는 컴퓨팅 머신.

## 청구항 19.

경구함 16에 있어서.

생기 프로그램가능한 최로 유닛은 파이프라인 유닛을 포함하고 있으며,

상기 프로그림가능한 최로에는 데이터상에서 인산되도록 통작 가능한 하드와이어드 파이프라인이 포함되어 있는 것을 복장으로 하는 컴퓨팅 먹신.

## 청구항 20.

巫里利村; 嬰

살기 프로세서와 결합되어 있는 프로그램가능한 회로 유닛을 구비하고.

상기 프로그램가능한 회로 유닛은,

각각 제1 및 제2 구성을 나타내는 제1 및 제2 펌웨어를 지장하도록 등작 가능한 메모리, 및

상기 메모리트부터 상기 제1 펌웨어를 다운모드하고,

상기 제1 구성내에서 연산하고,

상기 프로젝시에 응답하여 상기 메모리트부터 상기 제2 펌웨어를 다운로드하고, 그리고

상기 제2 구성대에서 연산하도록 통작 가능한 프로그램가능한 최로를 구비하는 것을 특징으로 하는 컴퓨팅 머신.

## 청구항 21.

경구항 20에 있어서.

상기 프로세서는 제1 포트를 포함하고.

상기 프로그램가능한 최로 유딪은 상기 제1 테스트 포트와 결합된 제2 테스트 포트를 포함하여,

성기 프로젝시는 성기 제1 및 제2 테스트 포트를 통해 상기 제1 협쇄어를 메모리로 로드하도록 통작 가능한 것을 특징으로 하는 컴퓨팅 마신.

## 청구항 22.

정구함 20에 있어서.

상기 프로세서는 제1 테스트 포트를 포함하고,

상기 프로그램가능한 최로 유닛은 상기 제1 테스트 포트에 결합된 제2 테스트 포트를 포함하고,

생기 제1 구성에서의 연산 동안, 상기 프로그램가능한 회로는 자가 테스트를 수행하고 상기 제1 및 제2 테스트 포트를 통해 상기 프로세서로 자가 테스트 데이터를 제공하도록 통작 가능한 경용 특징으로 하는 컴퓨팅 미신.

# 청구항 23.

월구함 20에 있어서,

상기 프로젝서는 상기 제2 팀웨이를 상기 프로그램가능한 회로로 전송하도록 등작 가능하며,

상기 제1 구성에서의 연산 등안, 상기 프로그램가능한 최로는 상기 프로세서에 응답하여 상기 제2 됨웨어를 상기 메모리로 로드라도록 등작 가능한 것을 목정으로 하는 컴퓨팅 머신.

## 청구항 24.

迸退세서: 叟

상기 프로세서와 경합된 프로그램가능한 최로 유닛을 구비하고,

상기 프로그램가능한 최로 유닛은,

작작 제1, 제2, 제3 및 제4 구성을 나타내는 제1, 제2, 제3 및 제4 펌웨어를 저장하도록 통작 가능한 메모리,

상기 예모리에 절합되고, 상기 예모리트부터 상기 제1 원웨어를 다운로드하고,

· 상기 제1 구성내에서 연산하고, 상기 프로세서에 응답하여 삼기 메모리로부터 상기 제2 뵘웨어를 다운로드하고, 상기 제 2 구성내에서 연산하도록 등작 가능한 제1 프로그램가능한 회로: 및

상기 메모리 및 상기 제1 프로그램가능한 최로에 결합되고, 상기 메모리로부터 상기 제3 필웨어를 다운로드라고, 상기 제 3 구성내에서 연산하고, 상기 프로세서에 응답하여 상기 메모리로부터 상기 제4 필웨어를 다운로드하고, 상기 제4 구성대 에서 연산하도록 등작 가능한 제2 프로그램가능한 최로를 구비하는 것을 특징으로 하는 컴퓨팅 미신.

# 청구항 25.

경구항 24에 있어서.

상기 프로세서는 제1 테스트 포트를 포함하고,

상기 프로그램가능한 최로 유닛은 상기 제1 테스트 포트에 결합된 제2 테스트 포트를 포함하고,

상기 프로젝서는 상기 제1 및 제2 테스트 포트를 통해 상기 제1 및 제3 펌웨어를 메모리로 로드라도록 통작 가능한 것을 특징으로 하는 컴퓨팅 매신.

## 청구항 26.

정구항 24에 있어서,

상기 프로세서는 제1 테스트 포트를 포함하고,

상기 프로그램가능한 회로 유닛은 상기 제1 테스트 포트에 결합된 제2 테스트 포트를 포함하고,

· 상기 제1 구성에서의 연산 동안, 상기 프로그램가능한 최로는 제1 자가 테스트를 수행하고 상기 제1 및 제2 테스트 포트 를 통해 상기 프로세서로 제1 자가 테스트 데이터를 제공하고,

상기 제3 구성에서의 연산 동안, 상기 프로그램가능한 회로는 제2 차가 테스트를 수행하고 상기 제1 및 제2 테스트 포트를 통해 상기 프로세서로 제2 차가 테스트 데이터를 제공하고,

상기 프로세서는 상기 제1 및 제2 프로그램가능한 회로가, 상기 제1 및 제2 자가 테스트 데이터가 상기 제1 및 제2 자가 테스트 작각의 미리철정된 결과를 나타내는 경우에만 상기 메모리로부터 상기 제2 및 제4 편웨어를 로드하도록 등작 가능한 것을 목경으로 하는 컴퓨팅 미신.

# 청구항 27.

청구항 24에 있어서.

상기 프로젝시는 상기 제2 및 제4 펌웨어를 상기 제1 프로그램가능한 회로로 권송하도록 통과 가능하며,

상기 제1 구성에서의 연산동안, 상기 제1 프로그램가능한 회로는 상기 프로제서에 음답하여 상기 제2 및 제4 펌웨어를 상기 메모리로 르드하도록 등작 가능한 것을 특징으로 하는 컴퓨팅 머신.

# 청구항 28.

정구항 24에 있어서,

상기 메모리는:

상기 제1 프로그램가능한 회교와 결합되고 상기 제1 및 제2 펌웨이를 지장하도록 통작가능한 제1 메모리 섹션: 및

상기 제1 및 제2 프로그램가능한 최로와 철합되고 상기 제3 및 제4 펌웨어를 저장하도록 등작 가능한 제2 메모리 색선을 포함하는 것을 특징으로 하는 컴퓨팅 머신,

# 청구항 29.

경구항 28에 있어서.

상기 제1 및 제2 배모리 색선은 각각 제1 및 제2 집척회로상에 배치되는 것을 특징으로 하는 컴퓨팅 미선.

## 첫구항 30.

프로그램가능한 회로에, 상기 회로의 구성을 나타내는 컴젝어를 제공하는 단계;

상기 프로그램가능한 회로를 가지고 상기 구성 데이터를 메모리에 저장하는 단계; 및

상기 메모리트부터 상기 구성 데이터를 상기 프로그램가능한 회로로 다운로드하는 단계를 구비하는 것을 특징으로 하는 방법.

## 청구항 31.

청구항 30에 있어서,

상기 메모리로부터 상기 구성 데이터의 다운로드 후에 상기 구성에서의 연산을 하는 단계를 더 구비하는 것을 특징으로 하는 방법.

## 청구항 32.

제1 구성을 나타내는 제1 필액어를 프로그램가능한 최로로 다운로드하는 단계:

상기 계1 구성에서 상기 프로그램가능한 회로를 통작시키는 단계:

제2 구성을 나타내는 제2 펌웨어를 상기 프로그램가능한 최로로 다운로드라는 단계; 및

· 상기 제2 캠웨어의 다운로드 후에 상기 제2 구성에서 상기 프로그램가능한 회교를 통작시키는 단계를 구비하는 것을 톡 정으로 하는 방법,

## 청구항 33.

청구항 32에 있어서,

상기 제2 펌웨어를 다운로드라는 단계는,

상기 제2 펌웨어를 상기 프로그램가능한 회로로 전송하는 단계;

상기 프로그램가능한 최로가 상기 제1 구성에서 통작하는 동안 상기 프로그램가능한 최로를 가지고 상기 제2 펌웨어를 메모리로 로드하는 단계: 및

상기 메모리로부터 상기 제2 펌웨어를 상기 프로그램가능한 최로로 다운로드하는 단계를 포함하는 것을 특징으로 하는 방법,

## 청구학 34.

상기 제2 펌웨이를 다운르드하는 단계는.

상기 제2 휙웨어가 삼기 프로그램가능한 회로와 연결된 배모리 내에 시장되어 있는지를 결정하는 단계:

성기 제2 펌웨어가 상기 메모리 내에 저장되어 있지 않는 경우에만 상기 제2 펌웨어를 상기 프로그램가능한 회로로 진송하는 단계:

상기 프로그램가능한 최로가 상기 제1 구성에서 통작하는 동안 상기 프로그램가능한 최료를 가지고 상기 제2 펌웨어를 상기 메모리로 르드하는 단계: 및

상기 메모리로부터 상기 제2 펌웨어를 상기 프로그램가능한 최로로 다운로드하는 단계를 포함하는 것을 특징으로 하는 방법.

## 청구항 35.

정무항 32에 있어서.

·상기 제1 구성에서 상기 프로그램가능한 회로를 통작시키는 단계는 상기 프로그램가능한 최로를 테스트하는 단계를 포 참하고,

상기 제2 캠웨어를 다운로드하는 단계는 상기 프로그램가능한 최로가 상기 테스트를 통과하는 경우에만 상기 제2 캠웨 어를 다운로드하는 단계를 포함하는 것을 특징으로 하는 방법,

#### 청구항 36.

제1 및 제2 펌웨어를 제1 및 제2 프로그램가능한 회로로 각각 다운로드하는 단계;

상기 제1 및 제2 구성에서 상기 제1 및 제2 프로그램가능한 회로를 각각 동작시키는 단계;

상기 프로그램가능한 최로를 통해, 상기 제3 및 제4 펌웨어를 상기 제1 및 제2 프로그램가능한 최로로 각각 다운로드하는 단계: 및

상기 제3 구성 및 제4 구성에서 상기 제1 및 제2 프로그램가능한 최로를 각각 동작시키는 단계를 구비하는 것을 특징으로 하는 방법.

# 청구항 37.

경구항 36에 있어서,

상기 제1 및 제2 컴웨어를 다운로드하는 단계는, 테스트 포트를 통해 상기 제1 및 제2 컴웨어를 삼기 제1 및 제2 프로그 웹가능한 최로로 각각 다운로드하는 단계를 포함하는 것을 특징으로 하는 방법.

# 청구항 38.

정구항 36에 있어서,

상기 제1 및 제2 구성에서 상기 제1 및 제2 프로그램가능한 회로를 통작시키는 단계는 상기 제1 및 제2 프로그램가능한 회로를 테스트하는 단계를 포함하고,


상기 제3 및 제4 뵘웨어를 상기 제1 및 제2 프로그램가능한 회로로 로드하는 단계는,


상기 테스트가 상기 제1 프로그램가능한 회로가 원하는 기능을 하는 경우에만 상기 제3 펌웨어를 로드하는 단계, 및

성기 테스트가 성기 제2 프로그램가능한 회로가 원하는 기능을 하는 경우에만 성기 제4 펌웨어를 모드하는 단계를 포함하는 것을 특징으로 하는 방법.


32.83

X 93.1





도영3



SE 2] 4

